EEL ITJ DIG2 - ELETRÔNICA DIGITAL II Material Didático
Error creating thumbnail: File missing
Unidade Curricular ELETRÔNICA DIGITAL II
Dados de Identificação:
Unidade Curricular: ELETRÔNICA DIGITAL II | Fase 1 | Código: XXXXXX22802
Carga Horária: XX horas
Período letivo atual: 2016/1
Prof.: M.Sc. DOUGLAS ALEXANDRE RODRIGUES DE SOUZA
Quadro de Avisos
- ATENÇÃO: Clique no link abaixo para ser redirecionado para a página da Unidade Curricular neste semestre:
Horário de Aula
Horário regular de aula para a TURMA 1: no semestre de 2016-1
| Horário | Segunda | Terça | Quarta | Quinta | Sexta |
|---|---|---|---|---|---|
| 13:30 - 14:25 | DIG122802 | DIG122802 | |||
| 14:25 - 15:20 | DIG122802 | DIG122802 | |||
| I n t e r v a l o | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o |
| 15:35 - 16:30 | |||||
| 16:30 - 17:25 |
Horário de Atendimento Extra-classe
Atendimento Extra-Classe (Prof. DOUGLAS ALEXANDRE RODRIGUES DE SOUZA)
- Quarta-Feira, das XXh às XXh, Sala XXX
- Quinta-Feira, das XXh às XXh, Sala XXX
Desenvolvimento das Atividades Letivas
Semestre 2016-2 - Prof. DOUGLAS ALEXANDRE RODRIGUES DE SOUZA
Plano de Ensino
Cronograma de Aulas e Material Didático Pedagógico
- AULA 1 - Dia 29/03/2016 - Aula Inaugural | Latches
- AULA 2 - Dia 05/04/2016 - Flip-flops | Laboratório 1
- AULA 3 - Dia 12/04/2016 - Contadores: Assíncronos
- AULA 4 - Dia 19/04/2016 - Contadores: Síncronos
- AULA 5 - Dia 26/04/2016 - Avaliação Teórica 1 (AT1) | Revisão: Contadores Síncronos
- AULA 6 - Dia 03/05/2016 - Laboratório 2 (Relógio Digital)
- AULA 7 - Dia 10/05/2016 - Entrega da AT1 | Discussão AP1 | Registradores
- AULA 8 - Dia 17/05/2016 - Codificadores e Decodificadores
- AULA 9 - Dia 24/05/2016 - Laboratório 3 (Registradores)
- AULA 10 - Dia 31/05/2016 - Multiplexadores e Demultiplexadores
- AULA 11 - Dia 07/06/2016 - Avaliação Teórica 2 (AT2)
- AULA 12 - Dia 14/06/2016 - Tema de Aula 12
- AULA 13 - Dia 21/06/2016 - Correção da AT2 | Memórias
- AULA 14 - Dia 28/06/2016 - VHDL
- AULA 15 - Dia 05/07/2016 - Laboratório de Simulação - Proteus
- AULA 16 - Dia 12/07/2016 - Simulação do código VHDL (Modelsim)
- AULA 17 - Dia 19/07/2016 - Avaliação Teórica 3 (AT3) - De MUX até VHDL
- AULA 18 - Dia 26/07/2016 - Correção da AT3 | Resultados Finais | Introdução ao FPGA
- AULA 19 - Dia 27/07/2016 (quarta-feira) - REC
- AULA 20 - Dia XX/XX/2016 - Tema de Aula 20
Semestres Anteriores (Histórico)
(verificar a maneira de usar predefinição COLAPSE BOTTON para cada semestre - VER WIKI SÃo José)
Semestre 2016-1 - Prof. DOUGLAS ALEXANDRE RODRIGUES DE SOUZA
Plano de Ensino
Plano de Ensino da Disciplina | PE_DIG222802_2016-1
Cronograma de Aulas e Material Didático Pedagógico
- AULA 1 - Dia 29/03/2016 - Aula Inaugural | Latches
- AULA 2 - Dia 05/04/2016 - Flip-flops | Laboratório 1
- AULA 3 - Dia 12/04/2016 - Contadores: Assíncronos
- AULA 4 - Dia 19/04/2016 - Contadores: Síncronos
- AULA 5 - Dia 26/04/2016 - Avaliação Teórica 1 (AT1) | Revisão: Contadores Síncronos
- AULA 6 - Dia 03/05/2016 - Laboratório 2 (Relógio Digital)
- AULA 7 - Dia 10/05/2016 - Entrega da AT1 | Discussão AP1 | Registradores
- AULA 8 - Dia 17/05/2016 - Codificadores e Decodificadores
- AULA 9 - Dia 24/05/2016 - Laboratório 3 (Registradores)
- AULA 10 - Dia 31/05/2016 - Multiplexadores e Demultiplexadores
- AULA 11 - Dia 07/06/2016 - Avaliação Teórica 2 (AT2)
- AULA 12 - Dia 14/06/2016 - Tema de Aula 12
- AULA 13 - Dia 21/06/2016 - Correção da AT2 | Memórias
- AULA 14 - Dia 28/06/2016 - VHDL
- AULA 15 - Dia 05/07/2016 - Laboratório de Simulação - Proteus
- AULA 16 - Dia 12/07/2016 - Simulação do código VHDL (Modelsim)
- AULA 17 - Dia 19/07/2016 - Avaliação Teórica 3 (AT3) - De MUX até VHDL
- AULA 18 - Dia 26/07/2016 - Correção da AT3 | Resultados Finais | Introdução ao FPGA
- AULA 19 - Dia 27/07/2016 (quarta-feira) - REC
- AULA 20 - Dia XX/XX/2016 - Tema de Aula 20
Links de Referências e Material de Apoio
- Fazer aqui o Upload de Arquivos de Referências (Apostilas, Vídeos, Material de Referência)